试题详情
- 单项选择题在下列逻辑部件中，不属于组合逻辑部件的是（） 。
A、译码器
B、编码器
C、全加器
D、寄存器
- D
关注下方微信公众号，在线模考后查看
热门试题
- 试说明条件信号赋值语句与IF语句的异同。
- N个触发器可以构成能寄存（）位二进制数码
- 电路如图所示，请画出在输入信
- 试用PROM实现下列逻辑函数，画出阵列图
- 设计多输出组合逻辑电路，只有充分考虑（）
- 设计1110序列检测器的状态转换图，并求
- 分析下图所示的组合逻辑电路的逻辑功能：
- 用卡诺图化简逻辑函数：（用代数法）。
- FPGA与CPLD都是大规模可编程逻辑器
- 74LS147是二-十进制优先级编码器，
- D/A转换器的位数越多，能够分辨的最小输
- 卡诺图在构造上有何特点？
- 十进制数555的余3码为（）
- 试分析图所示时序逻辑电路的逻辑功能，列出
- 因为逻辑表达式A+B+AB=A+B成立，
- D触发器逻辑符号及时钟信号CP（/CP）
- 设计一个检测电路，检测4位二进制码中1的
- 在输入有原变量，又有反变量的情况下，若用
- 组合逻辑电路输出与输入的关系可用（）描述
- 用2K×8的SRAM芯片，构成4K×32