试题详情
简答题说明VHDL中信号、变量、常数说明格式。
  • 常数说明格式为:CONSTANT常数名:数据类型:=表达式;
    变量说明语句的格式为:VARIABLE变量名:数据类型约束条件:=表达式;
    信号说明格式:SIGNAL信号名:数据类型约束条件<=表达式。
  • 关注下方微信公众号,在线模考后查看

热门试题