试题详情
- 简答题在VHDL语言的LOOP语句中，包含（）循环变量语句和（）条件循环语句。
- FOR；WHILE
关注下方微信公众号，在线模考后查看
热门试题
- 用与非门设计四变量多数表决电路。当输入变
- 简述建立时间和保持时间的概念，并根据下图
- 延迟元件可以是（）也可以利用（）
- 时序电路只是在（）信号的边沿（上升沿或下
- 硬件描述语言的两种主要标准是（）
- 三态门有三种输出状态（即输出高电平、输出
- 在VHDL语言的LOOP语句中，包含（）
- 分析如图所示同步时序逻辑电路，说明该电路
- 三态门输出高阻状态时，（）是正确的说法。
- 简述模拟信号、数字信号，模拟电路、数字电
- 半导体数码（LED）显示器的工作电流大，
- 在构造体中，多个PROCESS语句可以（
- 将下列逻辑函数表示成“最小项
- 一个不完全确定原始状态表的各最大相容类之
- 时序逻辑电路的特点是，任意时刻的输出不仅
- 电路如图所示，若CP、R、S的电压波形如
- 下表是一个2选1电路真值表，请根据表中给
- 半加器是指两个（）相加。
- 下列器件中，属于时序部件的是（）
- 按功能的不同，译码器可分为：（）、（）