试题详情
- 简答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
- 若芯片内部采用128×128矩阵排列，设芯片的最大刷新间隔时间为2ms ，则相邻两行之间的刷新间隔为：刷新间隔＝最大刷新间隔时间÷行数＝2ms÷128＝15.625μs可取刷新间隔15.5μs。
关注下方微信公众号，在线模考后查看
热门试题
- 组合逻辑控制是一种硬布线控制，组合逻辑线
- 对磁盘上存储的信息的访问是通过它所在磁道
- 组建内存时，容量的扩展包括（）几种情况。
- 指令译码器是对指令的地址码进行译码的。
- 下列的哪一个选项是程序计数器（）。
- 试从下面七个方面比较程序查询、程序中断和
- CPU从主存取出一条指令并执行该指令的时
- 以下哪种不属于操作数类型：（）
- 补码加法运算的规则是（）。
- 在程序中断处理中，要做到现行程序向中断服
- 在机器数（）中，零的表示是唯一的。
- 下面操作中应该由特权指令完成的是（）。
- 按存取方式分类，存储器可分为（）三种。
- 有关高速缓冲存储器（Cache）的说法，
- 写出下列各数的原码、反码和补码，机器数长
- 过程调用用来传递过程参数和存储返回信息的
- 按所显示的信息内容分类，显示设备可分为（
- 在集中式仲裁方式中，（）优先级是固定不变
- 操作数在寄存器中的寻址方式称为（）寻址。
- 假设高速缓存的结果将32个地址位划分成了