试题详情
- 简答题假定最复杂的一条指令所用的组合逻辑分成6块,依次为A~F,其延迟分别为80ps、30ps、60ps、50ps、70ps、10ps。在这些组合逻辑块之间插入必要的流水段寄存器就可实现相应的指令流水线,寄存器延迟为20ps。理想情况下,以下各种方式所得到的时钟周期、指令吞吐率和指令执行时间各是多少?应该在哪里插入流水线寄存器?插入三个流水段寄存器,得到一个四级流水线
- 三个流水段寄存器分别插在A和B、C和D、D和E之间,这样第一个流水段的组合逻辑延时为80ps,第二段时延为30+60=90ps,第三段时延为50ps,最后一段延时为70+10=80ps。这样每个流水段都以最长延时调整为90+20=110ps,故时钟周期为110ps,指令吞吐率为1/110ps=9.09GOPS,每条指令的执行时间为4x110=440ps。
关注下方微信公众号,在线模考后查看
热门试题
- 响应时间必须通过运行“真实程序”获得。
- 编译器对应用程序的优化编译会增加控制指令
- 替换算法被用到的情况是()和(),两者同
- 主存出错引起的中断是()
- 从执行程序的角度看,并行等级从低到高可分
- Omega网络采用()。
- DLX流水线寄存器的作用是什么?
- 在指令流水线中,解决控制相关的方法主要有
- 多处理机实现的是()间的并行。
- 实现下列各数的转换。(25.8125)<
- 简述维护Cache一致性的两种共享数据跟
- 说出三种对计算机发展非常关键的实现技术(
- 有人认为,RISC技术将全面替代CISC
- 为减少平均访存时间,可以让容量较小的第一
- 虚拟存储器主要是为了()
- 传统的冯•诺依曼计算机是以控
- 从用户的角度来看,存储器的3个主要指标是
- 磁盘始终占据着后备存储器的主宰地位,原因
- 0~15共16个处理单元用单级PM2-3
- Cache失效中必定包含容量失效。