试题详情
- 简答题假设某计算机的主存地址空间大小为64MB,采用字节编址方式。其cache数据区容量为4KB,采用4路组相联映射方式、LRU替换和回写(write back)策略,块大小为64B。若cache初始为空,CPU依次从0号地址单元顺序访问到4344号单元,重复按此序列共访问16次。若cache命中时间为1个时钟周期,缺失损失为10个时钟周期,则CPU访存的平均时间为多少时钟周期?
关注下方微信公众号,在线模考后查看
热门试题
- 计算机系统中提高并行性的技术途径有哪三种
- 集中式总线仲裁中,()响应时间最快。
- 在DLX中,所有的ALU指令都是()型指
- 虚拟存储器指的是()层次,它给用户提供了
- 以下是一个计算阶乘的C语言递归过程,请按
- 以下说法中,不正确的是:软硬件功能是等效
- “从中间开始”设计的“中间”目前多数是在
- 从计算机语言的角度,把计算机系统按功能划
- 广义来说,并行性即包含()性,又包含()
- 解释IO系统带来的一致性问题。
- 开发并行性的主要途径有()、()和()。
- 最能确保提高虚拟存贮器访主存的命中率的改
- 流水CPU中的主要问题是()相关、()相
- 定向
- 向量处理机用每秒取得多少浮点运算结果来衡
- 容量为128KB的8路组相联Cache命
- 多级层次结构
- 计算机指令集结构设计所涉及的内容有哪些?
- 程序的空间局部性指程序即将用到的信息很可
- 简述由中间开始的设计方法?