试题详情
- 简答题设计一个全减器电路，要求写出真值表、表达式和逻辑图。
关注下方微信公众号，在线模考后查看
热门试题
- 时序逻辑电路按照其状态的改变方式不同，分
- PLD开发系统需要有（）
- 已知一时序电路的状态表如表所示，试作出相
- 触发器有两个稳定状态：Q=1称为&ldq
- 若JK触发器Q*=Q’，则输入（J，K）
- 已知函数的逻辑表达式怎样得到它的卡诺图？
- 构成移位寄存器不能采用的触发器为（）
- 计数模为2n的扭环计数器所需的触发器为n
- 用EPROM实现下列多输出函数，画出阵列
- 什么叫最小项和最大项？为什么把逻辑函数的
- 十六进制数F6.A转换成八进制数为（）
- 无论IF语句还是WAITON语句，在对时
- J-K触发器在CP时钟脉冲作用下，要使得
- 对于TTL门电路的输入端经过电阻接电源与
- 数字逻辑电路具有哪些主要特点？
- 下列中规模通用集成电路中，（）属于组合逻
- 试用上升沿边沿D触发器和与非门设计一个脉
- 用ROM实现四位二进制码到四位循环码的转
- 设计一个“逻辑不一致”电路，要求4个输入
- 下列各函数等式中无冒险现象的函数式有（）