试题详情
- 判断题Cache命中时间往往会直接影响到处理器的时钟频率。
- 正确
关注下方微信公众号，在线模考后查看
热门试题
- 组相联Cache比相同容量的直接映象Ca
- 在指令系统设计中，操作数类型的表示主要有
- 常见的三种通用寄存器型机器的优缺点各有哪
- 流水线效率
- 假定在一个带转发功能的五段流水线中执行以
- 盘阵列有哪些分级？
- 简述冯∙诺依曼原理，冯
- 伪相联的基本思想是什么？
- 在计算机诞生的头25年中，计算机性能增长
- 常用的三种表示分支条件的技术及其优缺点是
- IBM370的I/O处理机用的是（）方式
- Moore定律阐述的是什么？
- 采用容量小、结构简单的Cache会减小c
- 虚拟Cache中，CPU使用虚拟地址访问
- 假定某处理器可通过软件对高速缓存设置不同
- 通过对方格中每个点设置相应的CMYK值就
- 可以用典型程序来设计和优化指令集。
- n维超立方体单级互连网络中的节点数为n。
- 设计互连网络时应考虑哪四个特征？
- 某计算机字长16位，每次存储器访问宽度1