试题详情
- 判断题采用串行加法器比采用并行加法器的运算速度快。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- 求（51）10=（
- 一个逻辑函数可由图形中若干方格构成的区域
- 组合逻辑电路中的竞争是由逻辑设计错误引起
- 译码器的逻辑功能是把输入的二进制代码译成
- 对于两输入的或非门而言，只有当为（）时输
- 函数式F=AB+BC+CD写成最小项之和
- 根据下述全加器电路图，编写实现全加器的V
- ASIC是指（）应用集成电路。
- 组合逻辑电路在结构上不存在输出到输入的（
- 要使时控触发D触发器直接置1，则可以采用
- 一个十进制计数器至少需要（）个触发器。
- 组合逻辑在结构上有何特点？
- 请写出一个函数等式中无冒险现象的。
- 共阴接法发光二极管数码显示器需选用有效输
- 试写出如图所示的时序电路的状态方程
- 编码与译码是互逆的过程。
- 如图所示电路，若输入CP脉冲的频率为10
- 衡量存储器性能的两个重要指标是（）、（）
- 十进制数（0.7875）10<
- 下述哪个系列器件不属于简单PLD（）