试题详情
- 简答题基本DLX流水线中四个多路选择器的控制端由哪些信息决定？
- ALU输入端的两个MUX由ID/EX.IR所指出的指令类型控制，IF段的MUX由EX/MEM.Cond域的值控制，WB段的MUX由当前指令类型（Load/ALU）控制。
关注下方微信公众号，在线模考后查看
热门试题
- 降低Cache失效率的措施有哪些？
- 为了改进由于条件转移指令引起的流水线断续
- 简要比较CISC机器和RISC机器各自的
- I/O性能评价的指标主要包括：设备类型、
- CD－ROM光盘的外缘有5mm的范围因记
- 相联度越高，冲突失效就越少。
- 解释
- 寻址方式按操作数的物理位置不同，多使用（
- 可以将当前大多数通用寄存器型指令集结构进
- 在Cache中，只要增加块容量，一定可以
- RISC指令集结构的设计原则是什么？
- 写出16位数据的SEC码。假定数据为01
- 解释局部失效率与全局失效率。
- 常用的基准测试程序有哪几种？叙述它们的主
- 为了解决多个（）同时竞争总线（），必须具
- 简述全相联映象规则。
- 在基本DLX流水线基础上，避免控制相关的
- Cache中的写缓冲器导致对存储器访问的
- 在IEEE754标准中，浮点数的表示采用
- 计算机系统“由中间开始设计”，其“中间”