试题详情
简答题设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计： 设计一个电路，实现下列操作： T0时刻完成D→总线； T1时刻完成总线→A； T2时刻完成A→总线； T3时刻完成总线→B。
  • 三态门1受T0＋T1控制，以确保T0时刻D→总线，以及T1时刻总线→接收门1→A。三态门2受T2＋T3控制，以确保T2时刻A→总线，以及T3时刻总线→接收门2→B。T0、T1、T2、T3波形图如图所示。

  • 关注下方微信公众号，在线模考后查看

热门试题