试题详情
单项选择题组合逻辑电路中的险象是由于()引起的。

A、电路未达到最简

B、电路有多个输出

C、电路中的时延

D、逻辑门类型不同

  • C
  • 关注下方微信公众号,在线模考后查看

热门试题