试题详情
- 单项选择题当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的（）时候采样该信号。
A、T2下降沿
B、T3下降沿
C、T2上升沿
D、T3上升沿
- B
关注下方微信公众号，在线模考后查看
热门试题
- 有一电路为ADC0809通过并行接口芯片
- 试比较SRAM和DRAM的优缺点。
- 8086CPU中，当=1，=0，=1时C
- 简述CPU与外设进行数据交换的几种常用方
- 与MOVBX，OFFSETX等价的指令是
- 8086/8088是向量中断，其中断服务
- 利用移位指令编写程序段，实现以下运算。
- 8253可编程定时/计数器工作在方式0时
- 简述RAM存储器与CPU连接时应注意的问
- 8259A的ICW2设置了中断类型码的哪
- 在对一个存储器芯片进行读操作时，以下描述
- 已知：DS＝2000H，BX＝0300
- 8253芯片方波发生器是工作于（）
- 8255A的方式选择控制字和C口按位控制
- 8位有符号数的补码表示数的范围是（）。
- 每个计数器和外设的连接引脚各是什么？简述
- 高速缓冲存储器的英文名称是（）。
- 下段程序完成后，AH等于什么？
- 试述中断的一般过程。
- 某微机系统中ROM为6KB，最后一个单元