试题详情
- 简答题单稳态触发器一般用于()、()和()等。
- 定时;延时;噪声消除
关注下方微信公众号,在线模考后查看
热门试题
- 设计一个“逻辑不一致”电路,要求4个输入
- 与组合电路相比,时序电路有何特点?
- 通过真值表,分析下列逻辑电路的功能。(备
- 十进制数(0.7875)10<
- 要使时控触发D触发器直接置1,则可以采用
- 构造一个十进制的异步加法计数器,需要多少
- 格雷码具有任何相邻码只有一位码元不同的特
- 设触发器初始状态为1状态,试画出输出端Q
- 若D触发器的D端连在Q端上,经100个脉
- 如果电路中所有触发器的CP端都并连在一起
- 简述CPLD/FPGA的原理、特点与应用
- 试用74LS138译码电路和少量的门电路
- 画出实现下列函数的逻辑电路图,分别使用二
- 存储8位二进制信息要()个触发器。
- 分别指出变量(A,B,C,D)在何种取值
- 在何种输入情况下,“或非”运算的结果是逻
- 试用3线-8线译码器74HC138和逻辑
- 函数F=+AB转换成或非-或非式为()
- 在()输入情况下,“与非”运算的结果是逻
- 下列门电路中,功耗最小的是()