试题详情
- 单项选择题当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（）
A、组合逻辑电路
B、时序逻辑电路
C、存储器
D、数模转换器
- A
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个以10为模的补码产生器。N为0-
- 请添加项公式 的对偶式为？
- 试用EPROM实现8421BCD码至余三
- 用卡诺图法求F1（
- 下列中规模通用集成电路中，（）属于组合逻
- 十进制数121的八位反码是（）
- 描述触发器的逻辑功能的方法有（）
- ASIC是指（）应用集成电路。
- 下面器件中，（）是非易失性存储器。
- 十进制数1997的十六进制数是（）
- PLD器件的主要优点有（）
- 集成触发器三种结构（）、（）、（）
- 分析下图所示同步计数电路，作出状态转移表
- 2048×8位的存储芯片，地址线和数据线
- RAM与ROM的区别是（）
- 采用5V电源的CMOS器件的高电平范围为
- 用1024×1的RAM接成1024×8的
- JK触发器在CP脉冲作用下，欲使Q
- 为了将一个字节数据串行移位到移位寄存器中
- 硬件描述语言的两种主要标准是（）