试题详情
- 单项选择题用PLA进行逻辑设计时，应将逻辑函数表达式变换成（）
A、异或表达式
B、与非表达式
C、最简“与—或”表达式
D、标准“或—与”表达式
- C
关注下方微信公众号，在线模考后查看
热门试题
- 同步时序逻辑电路中，所有触发器状态的变化
- GAL是（）。
- 74LS147是二-十进制优先级编码器，
- CMOSOD门（漏极开路门）的输出端可以
- 组合电路是指（）组合而成的电路。
- 用卡诺图判断函数F（A，B，C，D）和G
- （）电路目前是占主导地位的逻辑器件。
- 同步时序逻辑电路设计中，状态编码采用相邻
- CMOS三态门的输出有3种状态，分别是（
- 一个T触发器，在T=1时，来一个时钟脉冲
- 如果电路中所有触发器的CP端都并连在一起
- 时序逻辑电路研究的重点是（）
- 余3码10001000对应2421码为（
- 如图所示的TTL电路中，哪些能实现
- 若则可完成（）触发器的逻辑功能。
- 一个十六路数据选择器，其地址输入端有（）
- 简述EDA的涵义。在数字逻辑系统设计中，
- 表示任意两位十进制数，需要（）位二进制数
- 下面器件中，（）是易失性存储器。
- 变量ABCDE取值为10011时，某最小