试题详情
- 简答题在总线周期的T1、T2、T3、T4状态,CPU分别执行什么动作?什么情况下需要插入等待状态TW?TW在哪儿插入?怎样插入?
-
C.PU在T1、T2、T3、T4这四个状态完成一个总线周期。
在T1状态,把地址信息从地址线A19~A16,A15~A8和AD7~AD0上输出,且立即发出地址锁存信号ALE,把在A19~A16上出现的高4位地址和在AD15~AD0(8088则是AD7~AD0)上出现的地址,在外部地址锁存器上锁存。
在T2状态,CPU发送读写等控制命令。
在T3、T4状态,CPU发送或接收数据,并在T4状态结束此总线周期。
当外部存储器或I/O端口的时序不能与CPU的时序相配合时,就需要插入TW周期。因此,在CPU中设计了一条准备就绪READY输入线,即存储器或I/O端口输给CPU的状态线。CPU在T3采样READY线,若为高电平,则在T3状态后进入T4状态。若存储器或I/O端口来不及在T4状态的前沿把数据准备好,则当CPU在T3状态采样时应使READY线为低电平,并在T3状态后插入一个等待状态TW。 关注下方微信公众号,在线模考后查看
热门试题
- 用指令CMP比较两个带符号数A,B的大小
- 试比较SRAM和DRAM的优缺点。
- 8259A中断控制器可管理几级外部中断?
- MN/MX引脚接+5V时,CPU工作在(
- 什么是逻辑地址?它由哪两部分组成?
- 已知AX=73A8H,进位标志CF=1,
- 上两条指令汇编后CL的值为()
- 半导体存储器有哪些优点?SRAM、DRA
- EPROM
- 简述汉字的编码规则。
- 外设接口的编址方式分为什么方式?
- 从制造工艺角度,半导体存储器可分为()、
- 指令队列的作用是什么?
- 可编程并行接口芯片8255A有哪几种工作
- 当用汇编语言编程时,如何调用ROM BI
- 试编制宏定义,要求把存储器中的一个用EO
- 设ES=1600H,(BX)=26H,则
- 如图1所示,将8255的C端口接8个发光
- 简述8251A工作在异步方式下,在接收数
- HM6116是一种()