试题详情
- 简答题试用74LS191异步置数功能构成一个减法计数器，其状态在自然二进制码1110～0110之间循环。
- 初态为1110，则D3D2D1D0=1110，74LS191
是异步置数，因此计到S5=Q3Q2Q1Q0=0101状态时给
一个置数信号，
=Q3+Q1，电路图如图所示。
关注下方微信公众号，在线模考后查看
热门试题
- 简述指定设计项目工程文件名称的目的及作用
- 欲将容量为256*1的RAM扩展为102
- 试写出一位全加器的VHDL程序，其结构体
- 分别指出变量（A，B，C，D）在何种取值
- 对于T触发器，若原态Qn
- A/D转换器的二进制数的位数越多，量化级
- 同一逻辑电路用正逻辑描述出的逻辑功能和用
- 一个无符号4位权电阻DAC，最低位处的电
- 组合逻辑电路输出与输入的关系可用（）描述
- 如图所示的TTL电路中，哪些能实现
- 按照芯片的集成度不同，集成电路可分为：（
- 五个D触发器构成环形计数器，其计数长度为
- 若用JK触发器来实现特性方程为，则JK端
- 在一个8位的存储单元中，能够存储的最大无
- （5E.C）16=
- 用3线-8线译码器74HC138和门电路
- TTL与非门的多余脚悬空等效于（）
- 由与非门组成的基本RS触发器，不允许输入
- JK触发器的次态主要与（）因素有关。
- 设计一个串行数据检测电路，当连续输入3个