试题详情
- 简答题述程序是一个3-8译码器的VHDL语言程序，分析该程序，说明该程序的工作流程。
- 该程序首先调用IEEE库，并在实体中定义了全局输入信号a，b，c，G1，G2A，G2B和输出信号y，在构造体中定义了局部变量indata，通过进程语句描述由3个输入信号得到8个输出信号的关系。
关注下方微信公众号，在线模考后查看
热门试题
- 用与非门设计一个组合电路，该电路输入为1
- 下述那一种不是MAXpluseII编译器
- 下面器件中，（）是易失性存储器。
- 在下述的语句中，哪2个是完成LOOP循环
- PLD是指（）逻辑器件。
- 对于共阳接法的发光二极管数码显示器，应采
- 试用74LS153双4选一的数据选择器构
- （）个变量的卡诺图是一种由2的n次方个方
- 在VHDL语言中的数据主要包括以下3种：
- 试用T触发器和门电路构成时钟控制R-S触
- 添加项公式的对偶式为（）
- 对于T触发器，若现态Qn
- 下述哪个模块不属于FLEX10K器件（）
- 若函数F和函数G的卡诺图相同，则函数相等
- 将有特定含义的二制制码转换成对应的输出信
- N级环形计数器的计数长度是（），N级扭环
- 将下列二进制数转换成八进制数和十六进制数
- 组合逻辑电路通常由（）组合而成。
- 逻辑门电路的输入端个数称为它的（）系数，
- 数字逻辑电路可分为（）和（）两大类。