试题详情
- 简答题编写一个数值比较器VHDL程序的进程（不必写整个结构框架），要求使能信号g低电平时比较器开始工作，输入信号p=q，输出equ为‘0’，否则为‘1’。
-
关注下方微信公众号，在线模考后查看
热门试题
- 简述信号与变量的区别。
- （）是一个具有九值逻辑的数据类型。
- 传统的系统硬件设计方法是采用自上而下（t
- 进程的敏感信号表具有什么作用？列出敏感信
- VHDL程序的基本结构至少应包括（）、结
- 整型对象的范围约束通常用（）关键词，位矢
- 编写一个数值比较器VHDL程序的进程（不
- digital_ _8标识符合法吗？
- 语句type wr is（wr0，wr1
- VHDL可以采用层次化的设计，一个高层的
- 8digital标识符合法吗？
- VHDL的客体，或称数据对象包括了常数、
- 信号的代入通常用（），变量用（）。
- VHDL语言的预算操作包括了逻辑运算符、
- 简述CPLD与FPGA的异同。
- 实体的端口模式用来说明数据、信号通过该端
- 根据已给出的全加器的VHDL程序，试写出
- 图中给出了4位逐位进位全加器，请完成其V
- 编写一个2输入与门的VHDL程序，请写出
- 完成下图所示的触发器。