试题详情
- 简答题逻辑电路中存在竞争现象。我们通常,把不产生错误输出的竞争称为(),导致错误输出的竞争称为()。
- 非临界竞争;临界竞争
关注下方微信公众号,在线模考后查看
热门试题
- 我们一般将竞争分为()两种。
- 组合逻辑电路输出与输入的关系可用()描述
- 当用专用输出结构的PAL设计时序逻辑电路
- 同步时序电路具有统一的时钟CLK控制。
- 一个基本RS触发器在正常工作时,它的约束
- 二进制小数-0.0110的补码表示为()
- 已知逻辑函数F(A,B,C,D)=AB’
- 时序逻辑电路研究的重点是()
- 编码与译码是互逆的过程。
- 设计一个组合逻辑电路,该电路输入端接收两
- 为了把时序电路的逻辑功能直观、形象地显示
- 目前市场份额最大的两大CPLD/FPGA
- JK触发器在CP脉冲作用下,欲使Q
- 数字系统中,采用()可以将减法运算转化为
- 根据需要将多路数据中的某一种送到公共数据
- MAXpluseII软件的结构由设计()
- 采用对称双地址结构寻址的1024*1的存
- 如下图所示,各触发器的初态皆为Q=0,在
- 分析如图所示逻辑电路。假定电路初始状态为
- TTL门电路的电压传输特性曲线上可以反映