试题详情
简答题TTL和CMOS的逻辑电平转换有什么不利状况与其解决方法是?
  • 由于CMOS电路接收到的逻辑1电压(2.4v)低于它所要求的逻辑1电压(3.5v),进入CMOS电平的逻辑不确定区。在CMOS电路的输入端加接一个提升电阻到+5V上使电平提高,但这种接法只有在VIH>VOH时才采用。
  • 关注下方微信公众号,在线模考后查看

热门试题