试题详情
简答题已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。
  • 若芯片内部采用128×128矩阵排列,设芯片的最大刷新间隔时间为2ms ,则相邻两行之间的刷新间隔为:刷新间隔=最大刷新间隔时间÷行数=2ms÷128=15.625μs可取刷新间隔15.5μs。
  • 关注下方微信公众号,在线模考后查看

热门试题