试题详情
- 简答题CPU←→Cache,Cache←→主存,主存←→辅存之间的数据传输各有什么特点?为什么?请分析原因。
-
C.PU与Cache之间数据传输的主要特点是:
高速:Cache以与CPU相同或接近的速度工作;
不确定:CPU对Cache的访问可能因“命中”而成功,也可能以“失靶”而失败。
C.ache与主存之间数据传输的主要特征是:
数据传输以“页”为单位,使用“成组传输方式(突发总线方式)”进行。
导致上述特点的原因是,这一层次以“高速”为追求的目标,利用了程序、数据的“局部性”原理。
主存与辅存之间的数据传输以“数据块/扇区”为单位,通常以DMA方式进行。
导致上述特点的原因是,这一层次以“大容量”、“低价格”为追求的目标,辅存大容量、“粗粒度”的结构特点正好能够满足对上述目标的要求。
系统对不同层次的数据传输有着不同的要求,因而设置了不同的软硬件结构,最终导致了传输方式上的差异。 关注下方微信公众号,在线模考后查看
热门试题
- 为什么将查找操作数的方法称为数据寻“址”
- 8253—5引脚CS、RD、WR、A1、
- 通常,单片机上电复位时PC=()H,SP
- IA-32处理器有哪三类基本段,各是什么
- 假设BX寄存器上的内容为0100H,下列
- 3-8译码器74LS138是最常用的译码
- 对8255的控制寄存器写入A0H,则其端
- Pentium微处理机配备有5个32位的
- 什么是存储器的物理地址和逻辑地址?在80
- 中断传送方式下,由硬件实现数据传送,不需
- 若8253芯片的接口地址为D0D0H~D
- 计算机的发展以()为标志。
- 8051单片机中有()个()位的定时/计
- 8253—5工作于方式1时,若要重复触发
- IA-32处理器吸取了RISC技术特长。
- 指令“XOREAX,EAX”和“SUBE
- 8253-5进行计数时,0是计数器所容纳
- 说明NetBurst微结构的踪迹Cach
- MCS-51单片机8031中有()个()
- 将下列十进制数用8位二进制补码表示: