试题详情
- 简答题已知某同步时序电路的激励函数和输出函数表达式为
试求出改用JK触发器作为存储元件的最简电路。
关注下方微信公众号，在线模考后查看
热门试题
- 分别用清零法和置数法设计一个九进制计数器
- 下列哪个函数与逻辑函数F=A⊙B不等（）
- 全面描述一时序逻辑电路的功能，必须使用三
- 随机读写存储器，根据存储元的存储机理的不
- 求F3（A，B，C
- MAXpluseII软件的结构由设计（）
- 同步时序电路具有统一的时钟CLK控制。
- 用代数法证明等式
- 逻辑函数化简的目的是（）
- D/A转换器的位数越多，能够分辨的最小输
- 74LS147是二-十进制优先级编码器，
- 二进制译码器和二-十进制译码器，对应于一
- 一个8路数据选择器有（）个输入选择控制端
- n级触发器构成的环形计数器，其有效循环的
- CPLD是指（）可编程逻辑器件。
- 74LS160十进制计数器它含有的触发器
- PROM的与陈列（地址译码器）是（）。
- 主从JK触发器、边沿JK触发器和同步JK
- 共阴极LED数码管要用“0”电平驱动；共
- 边沿式D触发器是一种（）稳态电路。