试题详情
- 简答题降低Cache失效率有哪几种方法?(至少写出5种)(简述其基本思想。)
-
常用的降低Cache失效率的方法有下面几种:
(1)增加Cache块大小。增加块大小利用了程序的空间局部性。
(2)增加Cache的容量。
(3)提高相联度,降低冲突失效。
(4)伪相联Cache,降低冲突失效。当对伪相联Cache进行访问时,首先是按与直接映象相同的方式进行访问。如果命中,则从相应的块中取出所访问的数据,送给CPU,访问结束。如果不命中,就将索引字段的最高位取反,然后按照新索引去寻找“伪相联组”中的对应块。如果这一块的标识匹配,则称发生了“伪命中”。否则,就访问下一级存储器。
(5)硬件预取技术。在处理器提出访问请求前预取指令和数据。
(6)由编译器控制的预取,硬件预取的替代方法,在编译时加入预取的指令,在数据被用到之前发出预取请求。
(7)编译器优化,通过对软件的优化来降低失效率。
(8)“牺牲”Cache。在Cache和其下一级存储器的数据通路之间增设一个全相联的小Cache,存放因冲突而被替换出去的那些块。每当发生不命中时,在访问下一级存储器之前,先检查“牺牲”Cache中是否含有所需的块。如果有,就将该块与Cache中某个块做交换,把所需的块从“牺牲”Cache调入Cache。 关注下方微信公众号,在线模考后查看
热门试题
- 预取必须和正常指令的执行并行才有意义。
- 请简述指令集结构设计中寻址方式设计的一般
- 定点运算器用来进行()。
- 说明Cache并行查找的两种实现方法。
- 定采用独立编址方式对I/O端口进行编号,
- 根据指令对寄存器的读写顺序,可将数据相关
- 总线的一次信息传送过程大致分哪几个阶段?
- 计算机系统的设计者需要掌握技术的发展,尤
- WAR相关
- 衡量Cache性能的参数中,()与硬件速
- 多路开关是一种用来从n个数据源中选择()
- 通用寄存器型机器
- 在“Cache-主存”层次中,主存的更新
- 在指令集结构的功能设计中,所有的指令集一
- 预取必须和正常访存操作并行才有意义。
- 现代计算机中,SRAM一般用于实现快速小
- 级控制多级立方体网络能实现()函数的功能
- 说明beq指令的含义,并解释为什么汇编程
- 选择通道宜于连接多台()速设备,通道“数
- 下列指令序列用来对两个数组进行处理,并产