试题详情
- 判断题一个N位逐次逼近型ADC完成一次转换要进行N次比较，需要N+2个时钟脉冲。
- 正确
关注下方微信公众号，在线模考后查看
热门试题
- 试分析下图（a)中由8选一的数据选择器7
- 实现译码功能的组合逻辑电路称为（），用来
- FPGA与CPLD都是大规模可编程逻辑器
- 试用8选1数据选择器产生逻辑函数
- 连续异或1985个1的结果是（）
- （）是构成时序逻辑电路的基本单元，其特点
- 构成一个5进制计数器需要5个触发器。
- 已知［N］补=1.
- CMOSOD门（漏极开路门）的输出端可以
- 在时间和幅度上都离散的信号是数字信号，语
- 标准与或式是由（）构成的逻辑表达式。
- 已知一个最长线性序列码发生器的反馈函数是
- 欲将容量为256×1的RAM扩展为102
- （48）10=（）
- 模为2的正整数次幂的二进制递增计数器，若
- 简述数字系统的设计方法，指明现代数字系统
- 把下列不同进制数写成按权展开形式。 （1
- 组合电路是指（）组合而成的电路。
- 寄存器按照功能不同可分为两类：（）寄存器
- 试写出如图所示的时序电路的驱动方程