试题详情
- 简答题模为2的正整数次幂的二进制递增计数器，若从其反向输出端Q输出，则得（）同模计数器。
- 二进制递减
关注下方微信公众号，在线模考后查看
热门试题
- 试用T4193四位二进制同步可逆计算器构
- 由与非门构成的基本RS触发器，当RD=1
- 对于多输出组合逻辑电路，仅将各单个输出函
- 向8位集成DAC0832输入二进制数据“
- 以下电路中常用于总线应用的有（）
- 电路如图（a）所示，假设初始状态Q
- 为实现将JK触发器转换为D触发器，应使（
- 要使时控触发D触发器直接置1，则可以采用
- 用n个触发器构成的计数器，可得到的最大计
- 说明FLASH存储器在理论和技术上的创新
- 在一个CLK脉冲作用下，引起触发器两次或
- 用代数法求出下列逻辑函数的最简&ldqu
- 下列触发器中，（）不可作为同步时序逻辑电
- 逻辑函，当变量的取值为（）时，将出现竞争
- CMOS与非门的未用输入端应连在高电平上
- 数字系统中，采用（）可以将减法运算转化为
- 用2K×8的SRAM芯片，构成4K×32
- 设8位T型电阻网络DAC如图所示，已知U
- 试述VHDL程序中实体和结构体的相互关系
- 构造一个模10同步计数器，需要（）触发器