试题详情
- 单项选择题为实现将JK触发器转换为D触发器,应使()
A、
B、
C、
D、
- A
关注下方微信公众号,在线模考后查看
热门试题
- 一个ROM的存储矩阵有64行、64列,则
- 电路如图所示,已知输入端RD<
- 按功能不同,存储器可分为:()、()和(
- 今有A、B、C三人可以进入某秘密档案室
- 用二进制异步计数器从0做加法,计到十进制
- TTL门电路的优点是抗干扰能力强。
- 用或非门组成的基本RS触发器的所谓“状态
- 试说明CMOS逻辑电路输入端不能悬空?
- 对编译器来说,每个设计项目必须有一个单独
- 在VHDL中PROCESS的启动是由PR
- 同一逻辑电路用正逻辑描述出的逻辑功能和用
- 设计一个五位二进制码的奇偶位发生器,需要
- 时序逻辑电路中的存储电路受时钟控制的()
- 异步时序电路没有统一的时钟脉冲控制。
- 简述时序逻辑电路与组合逻辑电路的主要区别
- 普通的逻辑门电路的输出端不可以并联在一起
- 逻辑变量的取值1和0可以表示()
- 组合逻辑电路在任意时刻的()取决于()。
- 简述功能仿真的作用及目的。
- 全加器是一种实现()功能的逻辑电路。