试题详情
- 简答题在VHDL中PROCESS的启动是由PROCESS的输入信号的变化来启动PROCESS语句，这种信号也称为（）信号。
- 敏感
关注下方微信公众号，在线模考后查看
热门试题
- （1011000.001）2=（）8=（
- 简述指定设计项目工程文件名称的目的及作用
- 如果电路中所有触发器的CP端都并连在一起
- 析下图所示同步时序逻辑电路，作出状态转移
- 数字信号的特点是在（）上和（）上都是断续
- 74LS147是二-十进制优先级编码器，
- 和逻辑式相等的式子是（）
- 同步时序逻辑电路中的无效状态是由于状态表
- 在CP作用下，欲使D触发器具有Q
- 在各种寄存器中，存放N位二进制数码需要（
- 一个组合逻辑电路有两个控制信号C
- 已知某触发器的特性所示（触发器的输入用A
- 下列函数描述的电路是否可能发生竞争？竞争
- 简述时序仿真的作用及目的。
- 根据组成计数器的各触发器状态翻转的时间与
- 如果已知XY和XZ的逻辑值相同，那么那么
- 在一位数加法器中有一种加法器是全加器，其
- 时序电路只是在（）信号的边沿（上升沿或下
- 当R=1，S=1时，基本RS触发器的次态
- 元件例化的作用是什么？