试题详情
- 判断题同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- 试用二进制四位全加器74LS283实现一
- 采用JK触发器组成电路，得到如图所示的输
- 写出图所示电路的逻辑表达式，并化简为最简
- 如下图所示，主从JK触发器电路中，CP和
- 用3线——8线译
- 简述对话框，说明该对话框的作用及其四个选
- 用四选一数据选择器实现函数Y=AB+，应
- 由与非门构成的基本RS触发器，当RD=1
- 时序逻辑电路的特点是某一时刻的（）状态不
- 逻辑函数可以有多种表示方式，如（）、（）
- 三态门的输出端可以直接相连。
- 函数式F=AB+BC+CD写成最小项之和
- GAL的输出电路是（）
- 实现译码功能的组合逻辑电路称为（），每输
- 用1024×1的RAM接成1024×8的
- 如下图所示，各触发器的初态皆为Q=0，在
- A/D转换器的二进制数的位数越多，量化单
- 触发器如图所示，已知CP、J、K信号波形
- 下列哪个函数与逻辑函数F=A⊙B不等（）
- 试分析下图所示电路的逻辑功能