试题详情
- 简答题时序逻辑电路的特点是某一时刻的（）状态不仅取决于该时刻的（），而且与信号作用前电路的状态（）
- 输出；输入；有关
关注下方微信公众号，在线模考后查看
热门试题
- 用VHDL设计一个代码转换电路，输入为4
- 模13计数器的开始计数状态为0000，则
- 随机存取存储器（RAM）可分为：（）和（
- 简述功能仿真的作用及目的。
- 今有A、B、C三人可以进入某秘密档案室
- 数据分配器的结构与（）相反，它是一种（）
- 与CT4000系列相对应的国际通用标准型
- 设[X]补=x
- 构成移位寄存器不能采用的触发器为（）
- （）是构成时序逻辑电路的基本单元，其特点
- 十进制数33的余3码为（）
- 74LS147是二-十进制优先级编码器，
- CMOS电路的动态功耗正比于（）、（）
- 试比较并联比较型、逐次逼近型和双积分型三
- 下列四个数中最大的数是（）
- 如下图所示，各触发器的初态皆为Q=0，在
- 计数器的模是指构成计数器的触发器的个数。
- 逻辑函数式、真值表和逻辑图三者之间有什么
- 所有的半导体存储器在运行时都具有读和写的
- 试用四选一数据选择器实现函数Y=ABD+