试题详情
- 简答题模13计数器的开始计数状态为0000，则它的最后计数状态是（）。
- 1.1100
关注下方微信公众号，在线模考后查看
热门试题
- 全加器是一种实现两个一位二进制数以及来自
- 同步时序逻辑电路设计中，状态编码采用相邻
- 某产品有A、B、C、D四项指标。其中规定
- 对偶规则有什么用处？
- 最简逻辑电路的标准是（）、（）、（）
- 用3线-8译码器74LS138和辅助门电
- 分析下图所示的逻辑电路图，说明该电路的逻
- 求F3（A，B，C
- 对于D触发器，欲使Qn+1=Qn，应使输
- 试用74LS153双4选一的数据选择器构
- 如下图所示，主从JK触发器电路中，CP和
- FPGA可以分成（）FPGA和粗粒度FP
- 一个（）触发器就是一个一位的二进制计数器
- GAL器件的与阵列（），或阵列（）。（）
- ROM和RAM中存入的信息在电源断掉后都
- 伴随着（）器件出现，逻辑函数的表示方法开
- 逻辑变量反映逻辑状态的变化，逻辑变量仅能
- 某产品有A、B、C、D四项质量指标。规定
- 常用的BCD码有（）
- 十进制数（9）10