试题详情
- 简答题一个（）触发器就是一个一位的二进制计数器。
- T
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个按自然态序变化的7进制同步加法计
- 将基本RS触发器的S和Q、R和Q端相连成
- 已知逻辑函数F（A，B，C，D）=AB’
- CPLD是指（）可编程逻辑器件。
- 一位十进制计数器至少需要（）个触发器。
- 普通的逻辑门电路的输出端不可以并联在一起
- n变量的全部最大项的逻辑乘恒为0。
- 如果编码0100表示十进制数4，则此码不
- 分析下图所示同步计数电路，作出状态转移表
- 简述FPGA的基本结构。
- 常用的中规模组合逻辑器件有：（）、（）、
- （）方程将触发器的下一状态定义为触发器当
- 一个T触发器，在T=1时，来一个时钟脉冲
- 已知［N］补=1.
- 将下列逻辑函数表示成“最小项之和”形式及
- 利用TTL与非门实现输出线与应采用（）门
- 若RAM的地址码有8位，行、列地址译码器
- 请根据AD0809的工作原理及过程，用V
- 按照芯片的集成度不同，集成电路可分为：（
- 四位电流型倒T型电阻网络D/A转换器如图