试题详情
- 简答题将基本RS触发器的S和Q、R和Q端相连成新的触发器，其特征方程是（）
关注下方微信公众号，在线模考后查看
热门试题
- （）个触发器可存储1位二进制信息，存储n
- 组合逻辑电路由计数器组合而成的电路。
- 二进制数1101.1011转换为八进制为
- 简述大规模数字逻辑电路设计中的自下而上设
- 用FPLA实现多输出函数，画出阵列图。
- 组合逻辑电路的输出只与当时的（）状态有关
- CPLD是指（）可编程逻辑器件。
- （）电路目前是占主导地位的逻辑器件。
- 触发器是具有记忆功能的逻辑器件。
- 下列器件中，属于时序部件的是（）
- 在VHDL中，对文件名称的要求是文件名称
- 并行加法器采用超前进位的目的是简化电路结
- ROM和RAM中存入的信息在电源断掉后都
- 利用反馈归零法获得N进制计数器时，若为异
- 下列四个数中最大的数是（）
- 如图所示电路，若输入CP脉冲的频率为10
- 三态门输出高阻状态时，（）是正确的说法。
- 逻辑代数的三个重要规则是（）、（）、（）
- GAL和PAL的相同点是什么？最大的不同
- 常用的BCD码有（）