试题详情
- 简答题简述大规模数字逻辑电路设计中的自下而上设计方法流程。
- 根据系统对硬件的要求,详细编制技术要求,并画出所需设计系统的设计流程图;具体电路的设计,此时各功能模块电路单独进行设计、单独进行调试;将各模块连接起来进行系统调试。
关注下方微信公众号,在线模考后查看
热门试题
- 一个容量为1K*8的存储器有()个存储单
- 触发器有两个稳定状态:Q=1称为&ldq
- 电路如图所示,请写出Y的逻辑函数式,列出
- 写出下图所示逻辑电路的表达式,其中S
- 在VHDL的运算符中,其优先级的排列顺序
- 试分析图所示电路的逻辑功能。
- ROM电路由地址译码器和存储体构成,若译
- 在下列JK触发器、RS 触发器、D触发器
- 寻址容量为16K×8的RAM需要()根地
- 简述PLD的涵义。
- 请写出一个函数等式中无冒险现象的。
- 时序逻辑电路按照其状态的改变方式不同,分
- 若RAM的地址码有8位,行、列地址译码器
- 有一个移位寄存器,高位在左,低位在右,欲
- 下列电路中,不属于组合逻辑电路的是()
- PROM、PLA、和PAL三种可编程器件
- 对于TTL门电路的输入端经过电阻接电源与
- 占空比的公式为:q=tw
- ISP技术的特点是()。
- 集成触发器三种结构()、()、()