试题详情
- 单项选择题ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。
A、10
B、102
C、210
D、104
- C
关注下方微信公众号，在线模考后查看
热门试题
- 已知m序列信号发生器的反馈函数，则其循环
- 试用两输入的与非门设计一个3输入的组合逻
- D触发器的特性方程为Qn+1=D，与Qn
- 分析下图所示同步时序逻辑电路，作出状态转
- 常用的BCD码有下列（）
- 用与非门组成的基本R-S触发器和用或非门
- 同步时序电路设计中，状态编码采用相邻编码
- 逻辑变量的取值，1比0大。
- 用四选一数据选择器实现函数，应使（）
- 译码器的逻辑功能是将某一时刻的（）输入信
- 设输入只有原变量而无反变量，试用最少的三
- 简述时序仿真的作用及目的。
- 电路如图（a）、（b）、（c）、（d）所
- 半导体数码显示器的内部接法有两种形式：共
- 主从JK触发器、边沿JK触发器和同步JK
- 将下列余3码转换成十进制数和2421码。
- 简述FPGA的基本结构。
- VHDL中存在两种延时类型：（）延时和（
- 当用异步I/O输出结构的PAL设计逻辑电
- 简述VHDL中惯性延时及传输延时的作用.