试题详情
- 单项选择题同步时序电路设计中，状态编码采用相邻编码法的目的是（）
A、减少电路中的触发器
B、提高电路速度
C、提高电路可靠性
D、减少电路中的逻辑门
- D
关注下方微信公众号，在线模考后查看
热门试题
- 将下列8421BCD码、5211BCD码
- 用与非门设计一个组合电路，该电路输入为1
- 试用3线-8线译码器74HC138和门电
- 试用一片八选一数据选择器及门电路实现下列
- 卡诺图化简逻辑函数有何优缺点？
- 描述触发器的逻辑功能的方法有（）
- 下面器件中，（）是易失性存储器。
- 试用两输入的与非门设计一个3输入的组合逻
- 简述FPGA的基本结构。
- 实现同一功能的Mealy型同步时序电路比
- 逻辑代数中，若A·B=A+B，则有A=B
- D触发器的次态主要与（）因素有关。
- 图所示是一个由两台水泵向水池供水的系统。
- 在（）输入情况下，“与非”运算的结果是逻
- 由于数字电路的各种功能是通过（）来实现的
- 试分析下图（a)中由8选一的数据选择器7
- 逻辑函数=（）
- 逻辑代数与普通代数有何异同？
- 用两片双四选一数据选择器和与非门实现循环
- 简述PLD的涵义。