试题详情
- 简答题试用3线-8线译码器74HC138和门电路实现如下多输出逻辑函数并画出逻辑图。
- 先将逻辑函数变换成最小项之和的形式
关注下方微信公众号，在线模考后查看
热门试题
- Mealy型时序电路的输出只与当前的外部
- 试分析下图所示传输门构成的电路，写出其逻
- 组合逻辑电路中的竞争是由逻辑设计错误引起
- Moore和Mealy型时序电路的本质区
- 构造一个同步模8计数器需要（）个触发器。
- 说明下述Registered
- 设A0、A
- CMOS与非门的未用输入端应连在高电平上
- 一块数据选择器有三个地址输入端，则它的数
- 同步时序电路的一个重要组成部分是存储元件
- 同步时序电路由组合电路和存储器两部分组成
- OC门称为（）门，多个OC门输出端并联到
- 试写出如图所示的时序电路的状态方程
- 将下列8421BCD码、5211BCD码
- 和逻辑式相等的式子是（）
- 用卡诺图化简下列逻辑函数
- 说明器件EP1M120F484C8所表示
- 试述VHDL程序中实体和结构体的相互关系
- 在构造体中，多个PROCESS语句可以（
- 组合逻辑电路消除竞争冒险的方法有（）