试题详情
- 简答题将下列8421BCD码、5211BCD码和余三BCD码转换成十进制数: (1)(10010100.001)8421BCD; (2)(100110100.01101)5421BCD; (3)(10110001010.1011)5211BCD; (4)(10110100.101)余三BCD。
- (1)(10010100.001)8421BCD=(94.2)10
(2)(100110100.01101)5421BCD=(134.65)10
(3)(10110001010.1011)5211BCD=(356.7)10
(4)(10110100.101)余三BCD=(81.2)10 关注下方微信公众号,在线模考后查看
热门试题
- 只可进行一次编程的可编程器件有()
- 三态门的输出端可以直接相连。
- 用3-8译码器和适当的门电路,设计一个&
- 下图所示为数据总线上的一种判零电路,写出
- 要构成容量为4K*8的RAM,需要()片
- 试用下降沿JK触发器设计一个递增同步六进
- 全面描述一时序逻辑电路的功能,必须使用三
- ()个变量的卡诺图是一种由2的n次方个方
- 液晶显示器可以在完全黑暗的工作环境中使用
- 若干个具有三态输出的电路输出端接到一点工
- 二进制数0.0011的反码为0.1100
- 为防止空翻,应采用()结构的触发器。
- 分析下述程序,选择正确的运行结果()
- 一个四位二进制减法计数器的起始值为100
- 分析下图所示同步时序逻辑电路,作出状态转
- 当描述同步时序电路的最简状态表中含有()
- 把一个5进制计数器与一个10进制计数器串
- 对于T触发器,若现态Qn
- 同步时序逻辑电路中的无效状态是由于状态表
- 简述EDA的涵义。在数字逻辑系统设计中,