试题详情
- 简答题试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性(相邻两组代码中只有一位代码不同),且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图;写出状态方程、驱动方程,输出方程,检查启动特性。
根据表画出次态Q2n+1、Q1n+1、Q0n+1和输出Y的卡诺图,如图所示。
关注下方微信公众号,在线模考后查看
热门试题
- 组合逻辑电路设计:设ABC为某保密锁的三
- 在下述不同后缀的文件中,哪种是原理图输入
- 试分析下图所示传输门构成的电路,写出其逻
- 图(a)所示为三态门组成的总线换向开关电
- 在VHDL中有几种数据对象?分别是什么?
- LED数码显示器的内部接法有两种形式:共
- 随机存取存储器(RAM)可分为:()和(
- 试说明条件信号赋值语句与IF语句的异同。
- 下图是一个受M控制的4位二进制码和格雷码
- 同步时序电路和异步时序电路比较,其差异在
- 在VHDL中,对文件名称的要求是文件名称
- 十进制数9的8421BCD码是()
- 分析电路,写出驱动方程并根据输入画出波形
- 以下哪一条不是消除竟争冒险的措施()
- 简述使用QuartusII软件进行FPG
- 按计数进位制计数器可分为()和()两类。
- 将下列十进制数转换成8421BCD码、5
- 数据分配器的结构与()相反,它是一种()
- (325.326)8=()16
- 由四位移位寄存器构成的顺序脉冲发生器可产