试题详情
- 简答题将下列十进制数转换成8421BCD码、5211BCD码和余三BCD码: (1)(76)10; (2)(167.358)10; (3)(0.912)10; (4)(64.51)10。
- (1)(76)10=(1110110)8421BCD=(11001001)5211BCD=(10101001)余三BCD
(2)(167.358)10=(101100111.001101011000)8421BCD=(110101011.010110001101)5211BCD=(010010011010.011010001011)余三BCD
(3)(0.912)10=(0.100100010010)8421BCD=(0.111100100100)5211BCD=(0.110001000101)余三BCD
(4)(64.51)10=(01100100.01010001)8421BCD=(10100111.10000010)5211BCD=(10010111.10000100)余三BCD 关注下方微信公众号,在线模考后查看
热门试题
- 若用JK触发器来实现特性方程为,则JK端
- TTL与非门的多余输入端可以接固定高电平
- 则F=()
- 同步时序逻辑电路中,所有触发器状态的变化
- 寻址容量为16K×8的RAM需要()根地
- 时序逻辑电路按照其触发器是否有统一的时钟
- 存储器字数的扩展可以利用外加译码器控制数
- 同步时序电路对串行二进制输入进行奇偶校验
- 逻辑非运算只允许有一个逻辑自变量。
- 实现译码功能的组合逻辑电路称为(),用来
- 比较TTL和CMOS逻辑电路各有什么优缺
- 电路如图所示,D触发器是正边沿触发器,图
- 无论IF语句还是WAITON语句,在对时
- 一个8选一数据选择器的数据输入端有()个
- 图所示是由3线8线译码器74HC138和
- 在VHDL中,PRCESS语句是()执行
- 将下列二进制数转换成十进制数、八进制数和
- 或非门构成的基本RS触发器,输入端SR的
- TTL型触发器的直接置0端Rd、置1端S
- J-K触发器在CP时钟脉冲作用下,要使得