试题详情
- 判断题把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- 若主从触发器各输入端的电压波形如下图所示
- 设计一个代码变换器，能将8421码转换成
- 完成两个1位二进制数相加的电路称为（）
- 用VHDL设计一个模为12的加法计数器，
- 用时序FPLA设计一个循环码十进制计数器
- 对于共阳接法的LED数码显示器，应采用（
- 两输入端四与非门器件74LS00与740
- 说明器件EP1M120F484C8所表示
- 任何逻辑函数都等于卡诺图中为（）的方格所
- 在下述的语句中，哪2个是完成LOOP循环
- PLD器件的主要优点有（）
- 标准或-与式是由（）构成的逻辑表达式。
- 若要实现一个可暂停的一位二进制计数器，控
- 试分析下图逻辑电路，写出逻辑表达式和真值
- 全加器是一种实现两个一位二进制数以及来自
- 用真值表验证下列表达式：
- 和二进制数（1100110111.001
- DRAM芯片每次读出后，存储器内容不会发
- 存储12位二进制信息需要（）个触发器。
- 函数F=+AB转换成或非－或非式为（）