试题详情
- 简答题用VHDL设计一个模为12的加法计数器，要求该计数器能够同步清零，异步置数，而且有计数使能端和进位输出端，并用QuartusII软件进行仿真，并给出详细的仿真波形图。
关注下方微信公众号，在线模考后查看
热门试题
- 已知某一时序电路的状态方程为 求：当X
- 若用4位字长来表示，（-5）D=（）原=
- PROM、PLA、PAL三种可编程器件中
- 简述PROCESS进程语句的特点。
- 元件例化的作用是什么？
- 用数据选择器可实现时序逻辑电路。
- 数字电路按照是否有记忆功能通常可分为两类
- A/D转换器的二进制数的位数越多，量化单
- 作出与如表所示状态表对应的状态图。
- 当传输门的端接低电平、C端接高电平时，传
- 数字电路中用“1”和“0”分别表示两种状
- 组合电路不含有记忆功能的器件。
- 两输入端四与非门器件74LS00与740
- RAM由若干位存储单元组成，每个存储单元
- 在一位数加法器中有一种加法器是全加器，其
- 十进制数7.125对应的二进制数是（）
- 同步时序电路由组合电路和存储器两部分组成
- 当传输门的端接（）C端接（）时，传输门相
- 若要实现一个可暂停的一位二进制计数器，控
- 按照芯片的集成度不同，集成电路可分为：（