试题详情
- 判断题若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
- 错误
关注下方微信公众号，在线模考后查看
热门试题
- Moore和Mealy型时序电路的本质区
- 一个组合逻辑电路有两个控制信号C
- 二进制数0.0011的反码为0.1100
- 环形计数器如果不作自启动修改，则总有孤立
- 用卡诺图法化简下列各式。
- 试说明RAM和ROM的区别。
- 证明下列恒等式（证明方法不限）：
- 计数器的容量也称为（），一个计数器的状态
- 试分析图所示电路的逻辑功能。
- （）的输出端可直接相连，实现线与逻辑功能
- 分析图示逻辑电路，求出F的逻辑函数表达式
- 数据选择器和数据分配器的功能正好相反，互
- （0111100101010001）84
- 采样定理的规定，是为了能不失真地恢复原模
- 逻辑代数又称为（）代数。最基本的逻辑关系
- CPLD/FPGA的几大供应厂商是哪几个
- 构造一个十进制的异步加法计数器，需要多少
- 试用一片八选一数据选择器及门电路实现下列
- 逻辑函数F=A⊕（A⊕B）（）
- 若ABCDEFGH为最小项，则它有逻辑相