试题详情
- 简答题全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（）功能的逻辑电路。
- 和；进位位
关注下方微信公众号，在线模考后查看
热门试题
- FPGA是一种（）密度的可编程逻辑器件。
- 某产品有A、B、C、D四项质量指标。规定
- 逻辑表达式A+BC=（）。
- 用VHDL设计一个四位超前进位加法器。
- 时序逻辑电路按照其触发器是否有统一的时钟
- 函数式F=AB+BC+CD写成最小项之和
- 数字信号的特点是在（）上和（）上都是离散
- 时序电路又被称作有限状态机，并且可以进一
- 常用的BCD码有下列（）
- A/D转换器的二进制数的位数越多，量化级
- 简述大规模数字逻辑电路设计中的自下而上设
- 请用线译码器译码器和少量门器件实现逻辑函
- 已知某触发器的特性所示（触发器的输入用A
- 分析下列时序逻辑电路的功能。（要求：写出
- 如图所示编译器编辑工具窗口，简述各模块的
- 分别用清零法和置数法设计一个九进制计数器
- 简述数字系统的设计方法，指明现代数字系统
- 全加器是一种实现两个一位二进制数以及来自
- 简述功能仿真的作用及目的。
- 用VHDL设计一个代码转换电路，输入为4