试题详情
- 判断题CMOS与非门的未用输入端应连在高电平上。
- 正确
关注下方微信公众号，在线模考后查看
热门试题
- 在VHDL中有几种数据对象？分别是什么？
- 奇偶校验码的特点是什么？为什么说它是可靠
- 已知计数器的输出端Q
- 设计一块数字秒表，能够精确反映计时时间，
- 用VHDL设计一个代码转换逻辑电路。把4
- 寻址容量为16K×8的RAM需要（）根地
- 编码与译码是互逆的过程。
- 分析下图电路功能。
- 一个3：8线的地址译码器（74LS138
- 时序逻辑电路的输出不仅和（）有关，而且和
- 分析下图所示同步时序逻辑电路，作出状态转
- 在信号属性函数中，s’LAST_EVEN
- 将公共数据线上的数据根据需要送到不同的通
- 要使异或门输出为0，必须令两个输入（）
- 具有“置0”“置1“保持”和“计数翻转”
- 在下列逻辑电路中，不是组合逻辑电路的有（
- 电路如图所示，D触发器是正边沿触发器，图
- 向8位集成DAC0832输入二进制数据“
- 写出下列各数的原码、反码和补码。 （1）
- 组合逻辑电路由计数器组合而成的电路。