试题详情
- 简答题要使异或门输出为0，必须令两个输入（）
- 相同
关注下方微信公众号，在线模考后查看
热门试题
- VHDL中，在利用关系运算符对位矢量数据
- J-K触发器在CP时钟脉冲作用下，要使得
- 已知逻辑函数F（A，B，C，D）=AB’
- 数字电路中用“1”和“0”分别表示两种状
- n个变量的最小项是（）
- 时序逻辑电路中，输出信号仅是当前状态的函
- 下述哪些器件不属于复杂PLD（）
- 分析下图所示同步计数电路，作出状态转移表
- 下列各门电路中，（）的输出端可直接相连，
- 用VHDL设计一个四位超前进位加法器。
- 一个四输入或非门，使其输出为1的输入变量
- 将下列逻辑函数表示成“最小项
- 用卡诺图化简法求出下列逻辑函数的最简&l
- 一位8421BCD码计数器至少需要（）个
- 所有的半导体存储器在运行时都具有读和写的
- 同步时序逻辑电路中的无效状态是由于状态表
- 消除组合逻辑电路中险象的常用方法有增加惯
- 设输入只有原变量而无反变量，试用最少的三
- 说明实体的端口方向说明中，OUT和BUF
- （110011010）2 =（）16 =