试题详情
- 简答题消除组合逻辑电路中险象的常用方法有增加惯性延时环节、（）和（）三种。
- 增加冗余项；选通法
关注下方微信公众号，在线模考后查看
热门试题
- 高电平噪声容限定义为：（），低电平噪声容
- OC门称为（）门，多个OC门输出端并联到
- 逻辑函数两次求反则还原，两次作对偶式变换
- 下图是一个受M控制的4位二进制码和格雷码
- 与CT4000系列相对应的国际通用标准型
- FPGA是一种（）密度的可编程逻辑器件。
- 下列电路中，不属于组合逻辑电路的是（）
- 三态门输出高阻状态时，（）是正确的说法。
- GAL是（）。
- 逻辑代数又称为（）代数。最基本的逻辑关系
- 如下图所示，边沿JK触发器电路中，在一系
- 电路如图（a）所示，假设初始状态Q
- 下列电路中属于数字电路的是（）。
- 一个16选1的数据选择器，其地址输入（选
- 时序电路又被称作有限状态机，并且可以进一
- 在下列逻辑电路中，不是组合逻辑电路的有（
- 写出FOR循环语句的编程格式，并简述其工
- 存储器的（）和（）是反映系统性能的两个重
- 在下图所示的电路中，已知G1<
- 在各种寄存器中，存放N位二进制数码需要（