试题详情
- 简答题如下图所示，边沿JK触发器电路中，在一系列CP作用下，设各触发器的初态假设为Q=0，试画出各输出端Q1、Q2和Q3的电压波形。
关注下方微信公众号，在线模考后查看
热门试题
- 用PLA进行逻辑设计时，应将逻辑函数表达
- 一个16选一的数据选择器，其地址输入（选
- TTL与非门电压传输特性曲线分为（）区、
- 将下列二进制数转换成十进制数： （1）（
- 组合电路与时序电路的主要区别（）
- 如图所示电路，若输入CP脉冲的频率为10
- 试用3线-8线的译码器74LS138和与
- D触发器组成的同步时序电路如下图所示，写
- 设计一个电路实现下表所示的逻辑功能，选用
- 在状态图中，只要包含有（）的时序电路都可
- 将下列8421BCD码、5211BCD码
- 试说明CMOS逻辑电路输入端不能悬空？
- 基本的逻辑关系有（）三种。
- 说明下述进程所描述的复位方式是什么复位方
- 下图为单译码逻辑门译码器，指出每个译码器
- 下列表达式中不存在竞争冒险的有（）。
- 对于TTL门电路的输入端经过电阻接电源与
- 请添加项公式 的对偶式为？
- 若干个具有三态输出的电路输出端接到一点工
- 最简电路是否一定最佳？为什么？